SciELO - Scientific Electronic Library Online

 
vol.30 número2Using GIS to determine forest and land loss around water springs administered by rural aqueducts in the Northern Zone of Costa RicaDetection of the dasheen mosaic virus in edible aroids using qPCR índice de autoresíndice de assuntospesquisa de artigos
Home Pagelista alfabética de periódicos  

Serviços Personalizados

Journal

Artigo

Indicadores

Links relacionados

  • Não possue artigos similaresSimilares em SciELO

Compartilhar


Revista Tecnología en Marcha

versão On-line ISSN 0379-3982versão impressa ISSN 0379-3982

Tecnología en Marcha vol.30 no.2 Cartago Abr./Jun. 2017

http://dx.doi.org/10.18845/tm.v30i2.3200 

Artículo

Diseño de un inversor trifásico de siete niveles controlado con máquina de estados

Seven levels triphasic inverter design controlled by a state machine

Joel Alpízar-Castillo1 

1Costarricense. Estudiante de ingeniería mecatrónica. Instituto Tecnológico de Costa Rica, Costa Rica. Correo electrónico: 13.jjac@gmail.com.

Resumen

[12]

El presente artículo describe el diseño del circuito de un inversor trifásico de siete niveles, seccionado en tres etapas: etapa de generación de onda monofásica, etapa de control y etapa de desfase. Para la etapa de generación de onda monofásica se utilizó un inversor asimétrico en cascada partiendo de tiristores. Para la etapa de control se utilizó una máquina de estados finitos con flip-flops JK. Para la etapa de desfase se prefirió un circuito desfasador con monoestables sobre circuito desfasador RC, debido a las pérdidas que produce en el sistema y efectos negativos en la onda de salida.

Palabras clave: Circuito desfasador; circuito inversor; electrónica de potencia; inversor trifásico; máquina de estados; puente inversor

Abstract

[16]

This article describes the design of a seven levels triphasic inverter circuit, separated in three stages: monophasic signal generation stage, control stage and offset stage. For the monophasic signal generation stage was used an asymmetric cascade inverter based thyristors. For the control stage was used a finite state machine with JK flip-flops. For the offset stage, monoestable circuit was preferred over an RC circuit, because it causes significant power losses and negative effects on the output signal.

Keywords: Inverter bridge; inverter circuit; offset circuit; power electronics; state machine; triphasic inverter

Introducción

Cuando se habla de circuitos inversores, también llamados puentes inversores por [1], [2] los define como sistemas que funcionan automáticamente sin necesidad de estar conectados a ninguna red alterna, de forma que permiten transformar corriente continua a alterna. Agregando a lo anterior, [3] aclara que son circuitos que transfieren potencia desde una fuente continua a una carga de corriente alterna y les define aplicaciones como motores de corriente alterna de velocidad ajustable, sistemas de alimentación interrumpida (SAI) y dispositivos de corriente alterna que funcionan a partir de una batería móvil.

Es, por cuanto, imperativo definir un modelo circuital básico que sirva como referencia para el diseño de inversores de una manera simple, completa y adaptable a las distintas necesidades del diseñador. A continuación, se detallará una propuesta de inversor trifásico separada en tres etapas, facilitando así la adaptabilidad del diseño a las distintas situaciones que se puedan presentar, y utilizando como parámetro una onda de siete niveles.

Para efectos de este artículo, se define un nivel como una señal de tensión constante de corta duración, de modo que al aumentar o disminuir el valor de tensión del nivel se forma una onda senoidal de apariencia escalonada (ver figura 3). De este modo, se pretende desarrollar un circuito modelo para un inversor trifásico de siete niveles, que implica individualmente el diseño de un circuito de generación de onda monofásica, uno de control y uno de desfase, que sean compatibles entre sí.

Marco metodológico

[2] y [4], proponen un circuito base como se muestra en la Figura 1. De este modo, al adaptar este modelo a un sistema en cascada asimétrico para cada una de las secciones de disparo es posible generar una onda de siete niveles partiendo de ocho tiristores por fase (ver Figura 1).

Teniendo en cuenta lo anterior, es vital una etapa de control que genere una secuencia de disparo correcta en los tiristores y de esta manera se cree la onda buscada. Finalmente, se debe tener en cuenta que se está buscando una señal trifásica de salida, por lo que se necesita una etapa que genere las tres ondas con su desfase correspondiente, en este caso 120°, pero este valor puede ajustarse a gusto del diseñador. Por lo tanto, el circuito total estará conformado por tres etapas: etapa de control, etapa de generación de onda y etapa de desfase.

Etapa de generación de onda monofásica

Para el circuito planteado, se propone crear tres circuitos idénticos para cada una de las ondas de salida, con una etapa de control idéntica pero que será desfasada temporalmente por la etapa de desfase. Así, se plantea un circuito en cascada asimétrica (ver Figura 2 y Figura 3) para poder generar una onda de siete niveles utilizando solamente ocho tiristores por fase.

Figura 1 Diseño básico de un inversor trifásico. Tomado de [4]. 

El circuito planteado, en la Figura 2 permite la generación de los escalones presentados en la Figura 3 controlando la trayectoria que sigue la corriente, generando sumas o restas de tensión entre las fuentes de tensión.

Etapa de control

Dado que las compuertas de los tiristores deben controlarse bajo una secuencia periódica, la solución planteada a este problema es la utilización de una máquina de estados sincrónica. De este modo, es necesario definir la secuencia de estados correspondiente (ver Cuadro 1) y partiendo de esta se puede crear la tabla de estados para obtener la función de control de los flip-flops utilizados, en este caso JK (ver Cuadro 2).

Figura 2 Diseño del circuito en cascada. 

Figura 3 Onda de salida asimétrica. Tomada de [5]. 

Cabe destacar que partiendo de la tabla de estados se generó un mapa de Karnaugh para obtener la función de cada una de las entradas J y K de los flip-flops.

Otro aspecto importante a tener en cuenta con respecto a la máquina de estados es la señal de reloj que controla los cambios de la secuencia. De este modo, es necesario contemplar la frecuencia deseada en la onda de salida y la cantidad de estados en la máquina. En este caso, se tienen 12 estados, por lo tanto, la frecuencia de la señal de reloj ha de ser 12 veces mayor a la frecuencia de la onda de salida del inversor.

Cuadro 1 Secuencia de disparo de compuertas de los tiristores de la figura 2 

[57] [61] [65] [66] [67] [68] [69] [70] [71] [72] [73] [74] [75] [76] [77] [78] [79] [80] [81] [82] [83] [84] [85] [86] [87] [88] [89] [90] [91] [92] [93] [94] [95] [96] [97] [98] [99] [100] [101] [102] [103] [104] [105] [106] [107] [108] [109] [110] [111] [112] [113] [114] [115] [116] [117] [118] [119] [120] [121] [122] [123] [124] [125] [126] [127] [128] [129] [130] [131] [132] [133] [134] [135] [136] [137] [138] [139] [140] [141] [142] [143] [144] [145] [146] [147] [148] [149] [150] [151] [152] [153] [154] [155] [156] [157] [158] [159] [160] [161] [162] [163] [164] [165] [166] [167] [168] [169] [170] [171] [172] [173] [174] [175] [176] [177] [178] [179] [180] [181] [182] [183] [184] [185] [186] [187] [188] [189] [190] [191] [192] [193] [194] [195] [196] [197] [198] [199] [200] [201] [202] [203] [204] [205] [206] [207] [208] [209] [210] [211] [212] [213] [214] [215] [216] [217] [218] [219] [220] [221] [222] [223] [224] [225] [226] [227] [228] [229] [230] [231] [232] [233] [234] [235] [236] [237] [238] [239] [240] [241] [242] [243] [244] [245] [246] [247] [248] [249] [250] [251] [252] [253] [254] [255] [256] [257] [258] [259] [260] [261] [262] [263] [264] [265] [266] [267] [268]
EstadoActual [58] [59] [60] Siguiente [62] [63] [64]
TensiónS1AS2AS1BS2BTensiónS1AS2AS1BS2 B
000000-V DC0001
1-VDC0001-2VDC0100
2-2VDC0010-3VDC0000
3-3VDC0011-----
4-0100-2V DC0101
5-2VDC0101VDC 0111
6-VDC0110-----
7-011101101
801000V DC 0010
9VDC 1001-----
10-10102VDC1000
112VDC10113VDC1010
123VDC1100-----
13-11012V DC1111
142VDC1110VDC 1011
15VDC111101110

Así, se propone utilizar un circuito astable cuya frecuencia está en función de las resistencias y el condensador utilizado (1).

Cuadro 2 Tabla de estados de la máquina de estados propuesta 

[278] [279] [280] [282] [285] [287] [289] [290] [291] [292] [293] [294] [295] [296] [297] [298] [299] [300] [301] [302] [303] [304] [305] [306] [307] [308] [309] [310] [311] [312] [313] [314] [315] [316] [317] [318] [319] [320] [321] [322] [323] [324] [325] [326] [327] [328] [329] [330] [331] [332] [333] [334] [335] [336] [337] [338] [339] [340] [341] [342] [343] [344] [345] [346] [347] [348] [349] [350] [351] [352] [353] [354] [355] [356] [357] [358] [359] [360] [361] [362] [363] [364] [365] [366] [367] [368] [369] [370] [371] [372] [373] [374] [375] [376] [377] [378] [379] [380] [381] [382] [383] [384] [385] [386] [387] [388] [389] [390] [391] [392] [393] [394] [395] [396] [397] [398] [399] [400] [401] [402] [403] [404] [405] [406] [407] [408] [409] [410] [411] [412] [413] [414] [415] [416] [417] [418] [419] [420] [421] [422] [423] [424] [425] [426] [427] [428] [429] [430] [431] [432] [433] [434] [435] [436] [437] [438] [439] [440] [441] [442] [443] [444] [445] [446] [447] [448] [449] [450] [451] [452] [453] [454] [455] [456] [457] [458] [459] [460] [461] [462] [463] [464] [465] [466] [467] [468] [469] [470] [471] [472] [473] [474] [475] [476] [477] [478] [479] [480] [481] [482] [483] [484] [485] [486] [487] [488] [489] [490] [491] [492] [493] [494] [497] [498] [499] [500] [501] [502] [503] [504]
EstadoTensión actualTensión siguienteFF0 [281] FF1 [283] [284] FF2 [286] FF 3 [288]
JKJKJKJK
00-VDC0x0x0x1x
1-VDC-2VDC0x1x0xx1
2-2VDC-3VDC0x0xx10x
3-3VDC-xxxxxxxx
4--2VDC0xx00x1x
5-2VDCVDC 0xx01xx0
6-VDC-xxxxxxxx
7-01xx0x1x0
80VDC x10x1x0x
9VDC -xxxxxxxx
10-2VDCx00xx10x
112VDC3VDCx00xx0x1
123VDC-xxxx1xxx
13-2VDCx0x01xx0
142VDCVDC x0x1xx1x
15VDC 0x0x0x0x1
Función [495] [496] --------

Etapa de desfase

Diseño de desfasador por monoestables

Como mencionan [2] y [5], para evitar pérdidas de potencia en el sistema, así como eventuales fluctuaciones de tensión y corriente en las líneas, es recomendable crear un circuito para cada fase. De este modo, es necesario desarrollar un retraso entre los circuitos de cada fase.

Para esto, se propone utilizar un circuito monoestable con salida en lógica negada que alimente la entrada “reset” de los flip-flops de la segunda y tercera fase (ver Figura 4). Así, al presionar el pulsador, se generará un pulso que reiniciará la secuencia de la máquina de estados asociada estas fases pasado un tiempo determinado (2).

Un aspecto importante a tener en cuenta es que el tiempo que el pulsador permanezca presionado influye indirectamente en el tiempo de retraso, por lo tanto, para evitar que este efecto altere el retraso, entre el pulsador y la referencia se colocó un circuito RC.

Figura 4 Desfasador por circuitos monoestables. 

Diseño de desfasador por circuito RC

Si se tiene en cuenta la premisa que, partiendo de una serie de circuitos desfasadores es posible obtener una serie de ondas de salida, con forma y amplitud similar, pero con una separación de 120° entre ellas, [6] propone un modelo que parte de un circuito desfasador RC básico (ver Figura 5), y a través del cual, en teoría, es posible obtener el resultado de tres ondas similares.

Si se parte del diagrama fasorial del circuito de la figura anterior (Figura 6), se tiene que la magnitud de la tensión de alimentación en el primario del transformador será el doble que la de la tensión del nodo entre la derivación central del transformador y el nodo entre la resistencia y el condensador, pero con un desfase que se obtiene geométricamente de la Figura 6. Por lo tanto, la relación de vueltas del transformador debe ser de 2:1.

Figura 5 Circuito RC desfasador trifásico. 

Figura 6 Diagrama fasorial del circuito desfasador RC. 

De la misma manera, el ángulo comprendido entre VS y VBN será el suplemento del ángulo de desfase entre la señal de VS y VBN. Así, teniendo en cuenta que la magnitud de VS es la misma de VAn y VBn, el ángulo entre VC y VR es recto, al aplicar distintas razones trigonométricas y llamar φ al ángulo entre VS y Van y θ al ángulo de fase entre las señales de VS VBN se tendría que:

Análisis de resultados

Un aspecto importante a tener en cuenta tras el diseño del circuito es que inicialmente se escogieron tiristores para la etapa de generación de onda monofásica, no obstante, puede utilizarse cualquier tipo de transistor para esta labor, siempre y cuando la etapa de control se adecúe a las características de funcionamiento de este.

Ahora, asumiendo un comportamiento ideal en los tiristores de la etapa de generación de onda monofásica, la onda de salida será la planteada por [5] (ver Figura 3.) Empero, se debe tener en cuenta que los dispositivos reales no se comportan de manera ideal, así, al utilizar un tiristor no ideal en la simulación es de esperar un comportamiento rudimentariamente senoidal (ver Figura 7).

De la misma manera, al analizar las propuestas para la etapa de desfase, al utilizar el circuito desfasador RC se debe contemplar el efecto de campo que se da en los transformadores, como menciona [6]. Dado que estos son bobinas tienen una inductancia propia que se opone a un cambio brusco en la corriente, así, teniendo en cuenta que los cambios escalonados tienen una amplia separación entre ellos al utilizar siete niveles, se generarán picos de alta tensión (ver Figura 8).

Figura 7 Ejemplo de onda de salida real a siete niveles con desfase por monoesable. 

El efecto anterior no solo genera altas distorsiones amónicas en el sistema, sino que tienen una gran posibilidad de dañar los dispositivos utilizados en la etapa de generación de onda monofásica.

Por otra parte, al analizar la eficiencia del sistema, al comparar las etapas de desfase, se tiene que si bien el circuito de desfase RC consume una tercera parte de la potencia, es de esperar que entregue menos de un tercio de lo que entregaría su contraparte, empero, teniendo en cuenta que la tensión que alimenta la segunda (fase B) y tercera (fase C) fase se mide entre la derivación central del transformador y el nodo de unión de dos elementos, se da una pérdida aún mayor, disminuyendo considerablemente la tensión de salida en estas fases.

De este modo, si bien se puede modificar la relación de vueltas de los transformadores para poder alcanzar una amplitud uniforme entre las tres fases, la potencia entregada individualmente decaerá considerablemente de fase a fase.

Continuando, al analizar la precisión con la que se puede obtener el desfase deseado entre las fases, el circuito desfasador por monoestable presenta una desventaja, ya que a pesar de que es posible variar el ángulo de fase entre las fases variando la resistencia de carga del condensador o utilizando un potenciómetro, debe presionarse el pulsador al realizar cada cambio y ver las ondas de salida, impidiéndose así realizar el cambio fino en tiempo real. Por su parte al variar la resistencia en el circuito RC se da un cambio inmediato en el ángulo entre las fases.

Al analizar las ventajas y desventajas de las etapas de desfase planteadas, es posible determinar que, para efectos prácticos, el circuito desfasador por monoestables es más efectivo para la entrega de potencia a cargas trifásicas, dado que permite una entrega de mayor cantidad de potencia que el circuito desfasador RC. Además, permite el uso de dispositivos más comunes y baratos, ya que no deben estar adecuados contra el efecto de campo, como transistores y MOSFETs.

No obstante, para efectos demostrativos, es posible utilizar el circuito desfasador RC, ya que permite realizar un cambio inmediato en la separación de las fases, además que es más sencillo de analizar, no obstante, requiere dispositivos específicos que deben estar adecuados contra efecto de campo y debe operarse en baja tensión.

Figura 8 Ejemplo de onda de salida real a siete niveles con desfase con circuito RC. 

Conclusiones

Dados los resultados obtenidos en las simulaciones, se puede demostrar que, partiendo de una máquina de estados finitos con flip-flop JK es posible crear un circuito inversor monofásico, y que, al agregar una etapa desfasadora, es posible obtener un inversor trifásico. Por su parte, los circuitos desfasadores utilizados presentan diferentes comportamientos: el circuito desfasador por monoestables presenta una lógica más compleja, ya que es necesario crear individualmente etapas monofásicas, pero da un resultado de forma idéntico en las tres ondas.

El circuito desfasador RC, por su parte, además de aumentar el consumo de potencia en los elementos de diseño, tiende a alterar la onda, ya que funciona además como un filtro, que, si bien permite suavizar el contorno de la onda, también tiene efectos de atenuación. De este modo, se considera más efectivo el desfase por monoestables por la uniformidad en la señal de salida.

Recomendaciones

El modelo propuesto presenta individualmente circuitos poco complejos, que permite adaptarlo fácilmente a las distintas necesidades de los diseñadores, no obstante, la onda de salida podría mejorarse aumentando el número de niveles en la etapa de generación monofásica. Además, el uso de filtros a la salida del sistema permitiría obtener una onda más suave.

Agradecimientos

Si bien esta investigación surgió como una asignación hecha por el Ing. Norman Jiménez Cuentas, fue él también quien me incitó a desarrollar este artículo. De la misma manera, quiero agradecer al Ing. Farid Meléndez Pertuz por la ayuda con las distintas consultas en la práctica y al Ing. Luis Carlos Rosales Alpízar por la revisión previa de este artículo.

Referencias

[1] J.Espinosa, y J.Bohórquez, “Puente inversor: Diseño y construcción de un puente inversor trifásico de baja tensión y propósito general”, tesis de Ingeniería Electrónica, Universidad Industrial de Santander, Bucaramanga, Colombia, 2004. [ Links ]

[2] “Circuitos Inversores”, notas de clase para EL4210, Escuela de Ingeniería Electrónica, Instituto Tecnológico de Costa Rica, Segundo Semestre 2015. [ Links ]

[3] D.Hart, Electrónica de potencia. 1ra. ed. España: Pearson Prentice Hall, 2006. [ Links ]

[4] C.Torres, D.Murillo, y C.Restrepo, “Diseño y construcción de un inversor trifásico”. Scentia et Technica, vol. 15, no. 40, pp. 37-42, diciembre 2008. [ Links ]

[5] A.Bretón, “Diseño y construcción de un inversor trifásico multinivel de cuatro etapas para compensación armónica y de reactivos”, tesis de Diplomado en Ingeniería Eléctrica, Pontificia Universidad Católica de Chile, Chile, 2003. [ Links ]

[6] “Circuitos desfasadores”, notas de clase para 213L7, Facultad de Ingeniería, Corporación Universitaria de la Costa, Segundo Semestre 2015. [ Links ]

Recibido: 05 de Junio de 2016; Aprobado: 03 de Octubre de 2016

Creative Commons License Este es un artículo publicado en acceso abierto bajo una licencia Creative Commons